Схема дискриминатора:
1 – бинарный квантователь
а
Sign Uвх
ек
t
т
Uоп
ио
Uсч t
бл
t
Uф. д
Би
t
Рис. 4. Временные диаграммы
6
1 M2 &
2
&
U вх(t)
U оп(t)
Вых
Uсч(t) &
Рис. 5. Схема дискриминатора:
Р
1– бинарный квантователь; 2 – сумматор
по модулю 2
УИ
Uвх(t) 1 &
БГ
Вых
&
Uоп(t) 2
а
Рис. 6. Фазовый дискриминатор релейного типа:
ек
1– бинарный квантователь; 2 – дифференцирующий
элемент
Uвх(t)
М2
&
т
ио
Вых
М2 &
бл
D T
Би
fт
C Uсч(t)
Uоп(t)
Рис. 7.
Фазовый дискриминатор системы тактовой синхронизации
7
формируется с помощью элемента задержки (ЭЗ) на длительность элементарной
посылки. Дискриминатор имеет пилообразную характеристику. Цифровые фильтры реализуются аппаратурным или программным спо-
собами. При выходном сигнале дискриминатора в виде унитарного кода в качест-
ве цифровых фильтров используются дискретные усредняющие устройства
(ДУУ), регулирующие коэффициент передачи петли. Наибольшее распростране-
ния получили ДУУ, выполненные на реверсивном счетчике. Реверсивный счетчик
со считыванием накопленного результата и периодическим сбросом является
цифровым интегратором с конечным временем памяти.